maxx+plus ii 最新版V10.2

  maxplus2是Altera公司的全集成化可編程邏輯設計環(huán)境。maxplus2仿真的界面友好，在線幫助完備，初學者也可以很快學習掌握。另外，在進行原理圖輸入時，可以直接放置74系列邏輯芯片，所以對于普通愛好者來說，即使不使用Altera的可編程器件，也可以把maxplus2圖形仿真作為邏輯仿真工具，不用搭建硬件電路，即可對自己的設計進行調試，驗證。

軟件介紹

maxplus2是Altera公司推出的的第三代PLD開發(fā)系統(tǒng)(Altera第四代PLD開發(fā)系統(tǒng)被稱為：Quartus，主要用于設計6萬-100萬門的大規(guī)模CPLD/FPGA)。使用MAX+PLUSII的設計者不需精通器件內部的復雜結構，設計者可以用自己熟悉的設計工具（如原理圖輸入或硬件描述語言）建立設計，MAX+PLUSII把這些設計轉自動換成最終所需的格式。

其設計速度非?？欤瑢τ谝话銕浊чT的電路設計，使用MAX+PLUSII，從設計輸入到器件編程完畢，用戶拿到設計好的邏輯電路，大約只需幾小時。設計處理一般在數(shù)分鐘內內完成。特別是在原理圖輸入等方面，Maxplus2被公認為是最易使用，人機界面最友善的PLD開發(fā)軟件，特別適合初學者使用。

功能介紹

1、設計輸入。在傳統(tǒng)設計中，設計人員是應用傳統(tǒng)的原理圖輸入方法來開始設計的。

2、前仿真(功能仿真)。設計的電路必須在布局布線前驗證電路功能是否有效。PLD設計中，有時跳過這一步。

3、設計編譯。設計輸入之后就有一個從高層次系統(tǒng)行為設計向門級邏輯電路設轉化翻譯過程，即把設計輸入的某種或某幾種數(shù)據(jù)格式(網(wǎng)表)轉化為軟件可識別的某種數(shù)據(jù)格式(網(wǎng)表)。

4、優(yōu)化。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結果代替一些復雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。

5、布局布線。在PLD設計中，3-5步可以用PLD廠家提供的開發(fā)軟件(如 Maxplus2)自動一次完成。

6、后仿真(時序仿真)需要利用在布局布線中獲得的精確參數(shù)再次驗證電路的時序。

7、生產。布線和后仿真完成之后，就可以開始ASCI或PLD芯片的投產

使用方法

1、第一次運行MAX+plus II時，會彈出一個"遵守協(xié)議"對話框，